Oferta opublikowana19.05.2024
Oferta wygasa13.08.2024
Tryb pracyhybrydowa
Rodzaj umowyumowa o pracę
Tryb rekrutacjirekrutacja stacjonarna
Wymiar etatupełny etat
Twój zakres obowiązków
- Projektowanie schematów, dogłębna analiza oraz symulacja analogowych, cyfrowych i mieszanych układów scalonych CMOS;
- Wykonywanie topografii scalonych układów CMOS;
- Opracowanie i oprogramowanie środowiska testowego i uruchomieniowego z wykorzystaniem min. układów FPGA;
- Równoległe tworzenia gateware dla FPGA Xilinxa oraz wsadu Verilog dla ASICa, w celu wzajemnego komunikowania;
- Przygotowanie raportów z postępów prac.
Nasze wymagania
- Wykształcenie wyższe, kierunkowe;
- Bardzo dobra znajomość języków Verilog i VHDL;
- Bardzo dobra znajomość narzędzia Vivado;
- Doświadczenie w pracy z blokami MGT, DDR;
- Doświadczenie z systemami kontroli wersji;
- Znajomość środowiska Cadence;
- Znajomość narzędzi do weryfikacji LVS, DRC, ERC;
- Znajomość narzędzia Genus Synthesis Solution, Innovus Implementation System, Voltus IC Power Integrity Solution.
- Doświadczenie w implementacji HDL w ASIC z użyciem narzędzi Cadence;
- Znajomość narzędzi FPGA Misoc/Migen/ARIQ.
To oferujemy
- Wynagrodzenie adekwatne do kwalifikacji i zaangażowania;
- Pracę w prężnie rozwijającej się firmie technologicznej średniej wielkości;
- Możliwość awansu w miarę poszerzania kompetencji;
- Dofinansowanie podnoszenia kwalifikacji;
- Pakiet socjalny (Multisport, opieka medyczna, grupowe ubezpieczenie na życie, dofinansowanie do wypoczynku).
Benefity
Kawa i herbata
Ubezpieczenie na życie
Parking dla pracowników
Możliwość pracy zdalnej
Elastyczny czas pracy
Karta sportowa
Paczki świąteczne
Prywatna opieka medyczna
Dofinansowanie szkoleń i kursów
Dofinansowanie wypoczynku
Program poleceń pracowników
Brak dress code'u
Zainteresowała Cię ta oferta?Aplikuj na to stanowisko!
Klauzula informacyjna